This is equipment that tests the electrical characteristics of the die by dicing the HBM device in a wafer state, loading each die, and then contacting the probe on the probe card.

Each die is mounted on a hot and cold chuck, and then each die is sequentially aligned using an ultra-precision alignment machine and Vision Align algorithm technology.

Du-Chul Kimis an expert with over 30 years of experience in the semiconductor manufacturing equipment industry. He has a proven track record of localizing various equipment, including TR equipment, LSI equipment, and MEMORY TEST equipment. Currently, he is developing HBM TEST equipment, taking on new challenges in emerging markets. As the CEO of AMT Co., Ltd., he leads the company with a focus on innovative technology development and global market expansion. Du-Chul Kim's management philosophy is centered on customer satisfaction, and he is dedicated to enhancing the quality and performance of cutting-edge semiconductor manufacturing equipment.

이 설비는 Wafer 상태의 HBM 제품을 다이(Die)로 분리하고, 각각의 다이를 로딩하여 프로브카드에 접촉시키는 방식으로 다이의 전기적 특성을 테스트할 수 있습니다.

초정밀 정렬 머신과 Vision Align 알고리즘 기술을 통해 핫/콜드 척에 장착된 각각의 다이들을 순차적으로 정렬합니다.

김 두철 반도체 제조 장비 분야에서 30년 이상의 경력을 보유한 전문가입니다. TR 장비, LSI 장비, MEMORY TEST 장비 등 다수 설비를 국산화한 경력이 있습니다. 현재는 HBM TEST 장비를 개발하여 새로운 시장에 도전을 하고 있습니다. 그는 AMT 주식회사의 대표이사로 재직 중이며, 혁신적인 기술 개발과 글로벌 시장 확장을 통해 회사를 선도하고 있습니다. 김두철 대표이사는 고객 중심의 경영 철학을 바탕으로, 최첨단 반도체 제조 장비의 품질과 성능 향상에 주력하고 있습니다.

This presentation addresses the importance of reconfiguring the wafer test system layout to enhance density. As semiconductor production continues to grow, ensuring quality reliability is increasingly critical. Given the challenges of expanding physical space, this solution provides a viable approach within the constraints of the current floor area.

Jeremy Kim Biography: 2018: Holding bachelor of mechanical engineering at Hansung University. 2018: Joined Semics as a mechanical engineer. 2018 ~2019: Design prober-tester interface (Semics prober with memory tester) & wafer chuck module(additive function). 2019 ~2024: Developing prior technology, new product concept design & product manager.

본 발표에서는 웨이퍼 테스트 시스템의 밀도를 향상시키기 위해 시스템 구성을 재배치하는 것의 중요성을 다룹니다. 반도체 생산이 증가함에 따라 품질 신뢰성을 확보하는 것의 필요성 또한 중요해지고 있습니다. 건물 확장이 어려운 상황에서, 이 솔루션은 기존 공간 제약 내에서 유용한 접근법을 제시합니다.

This presentation discusses the challenges of automated test equipment (ATE) for testing battery management systems (BMS) in electric vehicles (EV) and introduces novel system-architectural solutions based on highly integrated system-on-a-chip (SOC) parametric measurement units (PMUs).

BMS measure temperature, voltage, and current in the battery-pack and balance battery cell charge. However, ATE for testing BMS in EVs has several challenges: Since a BMS device-under-test (DUT) may support a battery module with a series-connected stack of 16 or more Lithium-Ion cells, traditional ATE based on discrete devices has low density since it requires a high number of voltage and/or current source stimuli to emulate individual cell outputs. Second, since the DUT needs to be tested to microVolt (uV) and microAmpere (uA) accuracy, the ATE needs low-noise, precision voltage, and current sources which increase implementation complexity, size, and cost of discrete solutions. Moreover, the test stimuli to the BMS-DUT may require 100’s of Volts common-mode voltage relative to the channel differential voltage. Finally, since discrete-device-based ATE is not readily scalable, testing various BMS and battery-module configurations requires custom designs which take longer to build.

As a solution to the above challenges, this work first presents a series-connected stack of floating-ground PMUs which connect to the DUT and test if its cell-voltage (CV) and cell-balance (CB) terminal characteristics meet their specifications. The floating-ground-based topology meets both the high common-mode and the uV/uA precision requirements noted above. Each PMU has an isolated power supply for galvanic isolation from the system input power supply. In this configuration, digital-to-analog converters (DACs) integrated in each PMU drive the DUT CV and CB terminals in force-voltage (FV) or force-current (FI) mode and validate the DUT battery-cell measurement, input-current, and CB switch-transistor on-resistance capabilities from the DUT measure-current (MI) and measure-voltage (MV) responses. Each PMU FV or FI stimulus can be independently programmed by ATE software, thereby enabling test coverage of any battery cell condition. Following the above discussion, a second topology is presented which extends the testable DUT voltage range up to its absolute maximum rating by connecting each PMU in series with a high-voltage common-mode (CM), efficient switching-mode-power-supply (SMPS). The system is reconfigurable between the first high-precision and the second extended-voltage-range topologies using switching matrices. These switching matrices may be discrete to support more flexibility or integrated with the PMU, e.g., as co-packaged Micro-Electromechanical Systems (MEMS) switches. At the circuit level, integrated clamps in the PMU limit the voltage and current across the DUT. Additionally, each PMU has alarm features which detect temperature, voltage, current, and force/sense Kelvin faults.

BMS future trends include support for higher-voltage battery-packs, higher precision, various pack topologies as well as several new functions including active management and active cell balance. The presented architecture is scalable and readily addresses these trends because of design choices such as the integrated PMU SOC, series-connected PMUs / stacking of PMUs on CM power supply, and reconfigurability between the two topologies via the MEMS switching-matrix.

Sandeep D’Souza is a Principal Engineer with ElevATE Semiconductor working on integrated circuit and system design for Automated Test Equipment (ATE) applications. He has 24 years’ experience in the semiconductor industry on ATE, Semiconductor Device Modeling, Analog, Mixed-Signal and RF IC design, and systems design for Ultrasonic Sensor, Haptics, Audio and Touch-Controller applications. Prior to ElevATE, he was with Qualcomm, Semtech (Jariet), Skyworks and Conexant. He has 8 publications and 40+ issued / pending patents. He received his Bachelor, Master and PhD degrees all in Electrical Engineering from IIT Bombay, Purdue University and UCLA respectively.

이 프레젠테이션에서는 전기 자동차(EV)의 배터리 관리 시스템(BMS)을 테스트하기 위한 자동 테스트 장비(ATE)의 과제를 논의하고 고도로 통합된 시스템 온 칩(SOC) 파라메트릭 측정 유닛(PMU)을 기반으로 하는 새로운 시스템 아키텍처 솔루션을 소개합니다.

BMS는 배터리 팩의 온도, 전압 및 전류를 측정하고 배터리 셀 충전의 균형을 맞춥니다. 그러나 전기차에서 BMS를 테스트하기 위한 ATE에는 몇 가지 과제가 있습니다: 테스트 중인 BMS 장치(DUT)는 16개 이상의 리튬 이온 셀로 구성된 직렬 연결 스택으로 배터리 모듈을 지원할 수 있기 때문에 개별 셀 출력을 에뮬레이션 하는 데 많은 수의 전압 또는 전류원의 자극이 필요하기 때문에 개별 장치 기반의 기존 ATE는 밀도가 낮습니다. 둘째, DUT는 마이크로 볼트(uV) 및 마이크로 암페어(uA) 정확도에 맞게 테스트해야 하므로 ATE는 저 잡음, 정밀 전압 및 전류원이 필요하므로 구현 복잡성, 크기 및 비용이 증가합니다. 또한 BMS-DUT에 대한 테스트 자극에는 채널 차동 전압에 비해 100V의 볼트 공통 모드 전압이 필요할 수 있습니다. 마지막으로, 개별 장치 기반 ATE는 쉽게 확장할 수 없기 때문에 다양한 BMS 및 배터리 모듈 구성을 테스트하려면 구축하는 데 더 오랜 시간이 걸리는 맞춤형 설계가 필요합니다.

위의 과제에 대한 해결책으로, 이 작업은 먼저 DUT에 연결하고 셀 전압(CV) 및 셀 균형(CB) 단자 특성이 사양을 충족하는지 테스트하는 플로팅 그라운드 PMU의 직렬 연결 스택을 제시합니다. 플로팅 그라운드 기반 토폴로지는 위에서 언급한 높은 공통 모드 및 uV/uA 정밀도 요구 사항을 모두 충족합니다. 각 PMU에는 시스템 입력 전원 공급 장치로부터 갈바닉을 분리하기 위한 격리된 전원 공급 장치가 있습니다. 이 구성에서 각 PMU에 통합된 디지털-아날로그 변환기(DAC)는 힘 전압(FV) 또는 힘 전류(FI) 모드에서 DUT CV 및 CB 단자를 구동하고 DUT 배터리-셀 측정, 입력 전류 및 CB 스위치-트랜지스터 온-저항 기능을 DUT 측정 전류(MI) 및 측정 전압(MV) 응답에서 검증합니다. 각 PMU FV 또는 FI 자극은 ATE 소프트웨어로 독립적으로 프로그래밍할 수 있으므로 모든 배터리 셀 조건에 대한 테스트 커버리지를 가능하게 합니다. 위의 논의에 이어, 각 PMU를 고전압 공통 모드(CM), 효율적인 스위칭 모드-전력-공급장치(SMPS)와 직렬로 연결하여 테스트 가능한 DUT 전압 범위를 절대 최대 등급까지 확장하는 두 번째 토폴로지가 제시됩니다. 이 시스템은 스위칭 매트릭스를 사용하여 첫 번째 고정밀 토폴로지와 두 번째 확장 전압 범위 토폴로지 사이에서 재구성할 수 있습니다. 이러한 스위칭 매트릭스는 더 많은 유연성을 지원하기 위해 개별적이거나 공동 패키징된 마이크로-전기기계 시스템(MEMS) 스위치와 같이 PMU와 통합될 수 있습니다. 회로 수준에서 PMU의 통합 클램프는 DUT 전체의 전압과 전류를 제한합니다. 또한 각 PMU에는 온도, 전압, 전류 및 힘/감지 켈빈 결함을 검출하는 알람 기능이 있습니다.

BMS의 미래 트렌드에는 고전압 배터리 팩, 더 높은 정밀도, 다양한 팩 토폴로지 지원뿐만 아니라 능동형 관리 및 능동형 셀 밸런스를 포함한 몇 가지 새로운 기능이 포함됩니다. 제시된 아키텍처는 확장 가능하며 통합 PMU SOC, 직렬 연결 PMU / CM 전원 공급 장치의 PMU 스태킹, MEMS 스위칭 매트릭스를 통한 두 토폴로지 간의 재구성 가능성과 같은 설계 선택으로 인해 이러한 추세에 쉽게 대처할 수 있습니다.

Sandeep D'Souza 는 ElevATE Semiconductor의 수석 엔지니어로, 자동화 테스트 장비(ATE) 애플리케이션을 위한 집적 회로 및 시스템 설계를 담당하고 있습니다. 그는 ATE, 반도체 장치 모델링, 아날로그, 혼합 신호 및 RF IC 설계, 초음파 센서, 햅틱, 오디오 및 터치 컨트롤러 애플리케이션을 위한 시스템 설계에 대해 반도체 업계에서 24년의 경험을 가지고 있습니다. ElevATE에 입사하기 전에는 Qualcomm, Semtech(Jariet), Skyworks 및 Conexant에서 근무했습니다. 그는 8 개의 출판물과 40 + 발행 / 출원 중인 특허를 보유하고 있습니다. 그는 IIT 봄베이, 퍼듀 대학교 및 UCLA에서 각각 전기 공학 학사, 석사 및 박사 학위를 받았습니다.