Burn-in socket is made by assembling contact pins and housing either manually or automatically. The assembled burn-in socket is then mounted on a PCB by soldering or compression mount. However, current burn-in socket technology hits the wall at about 0.27mm pitch.

New burn-in socket technology is presented for small pitches, up to 0.10mm.

Path to smaller pitch:

Reducing the pitch beyond the present limit requires paradigm shift in the burn-in socket manufacturing process. Traditional burn-in sockets are assembled first with contacts and housing, before mounted to the PCB. For the new burn-in socket, contacts are first soldered to the PCB. Socket housing is then added.

Solder paste is applied to the contact surface before affixing the contact pin to the PCB. Laser bonding will then solder the contacts to the PCB.

Very small pitch can be achieved with this process. The process can be automated, reducing the socket defects and cost.

Benefits of the new burn-in socket solution:

Reduced defect & reduced waste. Traditional burn-in socket would have to be discarded if there is solder bridge (short circuit) or cold solder joint with the PCB during socket assembly. Attaching the contacts to the PCB before adding socket housing allows for pre-inspection and repair of solder bridge and cold solder. Final defect rate can approach zero with the new process.

Saving material. Separator plates are used in traditional burn-in socket, to reduce electrical shorts and ease manufacturability. The new burn-in socket can eliminate the separator plate, to reduce cost. Fast socket deployment. The new burn-in socket system allows new socket development without any high-cost die cast molding. Fast new socket development, without high fixed cost, is possible. A new socket can potentially be made in one day.

YK Lee current is in Okins Electronics BITS Department and is the Head of Laboratory leading Okins Electronics socket development since 2005. His experinece includes Semiconductor Burn-In Socket Development; Semiconductor SSD & Memory Module Socket Development; and High Speed connector Development.

He is a graduate of Mechanical Engineering at INHA University (2004).

번인 소켓은 Contact과 Housing을 수동 또는 자동으로 조립하여 제조되며, 조립된 번인 소켓은 납땜 또는 면 접촉 방식에 의해 PCB에 장착되지만, 현재 번인 소켓은 약 0.27mm pitch로 제작 한계에 부딪혀 있습니다
최대 0.10mm의 작은 피치를 위한 새로운 번인 소켓 기술을 제시합니다

미세 pitch제작 솔루션
현재의 한계를 넘어서는 피치를 줄이기 위해서는 번인 소켓 제조 프로세스의 패러다임 변화가 필요합니다. 전통적인 번인 소켓은 PCB에 장착되기 전에 먼저 Contact과 Housing으로 조립됩니다. 새로운 번인 소켓의 경우 Contact은 PCB에 먼저 납땜된 후에 소켓 하우징이 추가 조립됩니다
Contact을 PCB에 부착하기 전에 접촉 표면에 솔더 페이스트를 도포합니다. 그리고 나서 레이저 본딩이 접촉 핀을 PCB에 납땜하게 됩니다
이 공정으로 미세 피치의 번인 소켓를 제작할 수 있습니다. 공정을 자동화하여 소켓 불량 및 비용까지도 줄일 수 있습니다.

새로운 번인 소켓 솔루션의 장점:
불량 감소 및 폐기물 감소. 기존 번인 소켓은 소켓 조립 시 PCB와 솔더 브릿지(단락) 또는 냉납이 있는 경우 폐기해야 합니다. 신개념 제작 방식을 따르면 소켓 하우징을 추가하기 전에 PCB에 컨택트를 부착하면 솔더 브릿지 및 냉납의 사전 검사 및 수리가 가능합니다. 최종 불량률은 새로운 공정으로 ‘0’에 가까워질 수 있습니다.
소재 절약. 종래의 번인 소켓에는 contact간 숏트를 제거하고 제조성을 높이기 위해 분리판(separator)을 사용합니다. 새로운 번인 소켓은 분리판(separator)을 제거할 수 있어 비용을 절감할 수 있습니다.
빠른 소켓 전개. 새로운 번인 소켓 시스템은 고비용의 사출 성형 없이 새로운 소켓 개발을 가능하게 합니다. 높은 고정 비용 없이 빠른 새로운 소켓 개발이 가능합니다. 하루 안에 새로운 소켓을 만들 수 있다고 자십합니다

BITS사업부 연구소장
오킨스전자
* 약력
(현) 오킨스전자 BITS사업부 연구소장
오킨스전자 소켓 개발 담당 (2005 ~ )

인하대학교 기계공학과 졸업 (2004)

* 업무 분야

• 반도체 Burn-In Socket 개발
• 반도체 SSD, Memory Module 소켓 개발
• High Speed connector 개발

As the increasing a requirement of artificial intelligence (AI) and a huge of data, the process chips, such as processor, memory, and integrated circuits (ICs), became a higher level of integration. And it has faced demand on enhanced specifications – a higher process speed, a more compact size, etc.

The probe needles for the wafer test and the socket for package test are challenge points to meet functions – more delicate design and faster data gathering speed between the package and the system board in the narrow pad pitches.

The differentiated ceramic mold which is capable of precise anisotropic etching can used as a mold for fabricating probe needles. By applying this new material to MEMS technology, precise shapes (e.g spring shapes) even with very narrow gaps can be manufactured vertically straight with desired thickness(~130um).

We would like to introduce new MEMS technology for fabricating precise metal parts such as fine-pitch wafer test probe needles and differentiated spring pins for package test which can respond to the demand for next generation semiconductor inspection.

Seung-ho Park is a Material Engineer from point engineering, and he has been in Point engineering for 21 years as a head of R&D department of Point Engineering. He is pioneer for development of the PEC ceramic mold applicated MEMS process and invention of new products which can apply this new technology. SH Park received Ph.D., Master, BS degrees from the department of Materials & Metallurgical Engineering at Inha university in Korea.

점차 인공지능(AI)이 일상화되고 데이터의 규모가 증가되며 5G 통신을 통한 스마트폰, 사물인터넷, 전기차 등의 컴퓨팅이 일상에 적용되는 범위가 넓어지고 있다. 이에 따른 반도체의 수요와 빠른 처리속도 성능 요구가 점차 높아지고 있다. 반도체 기술 중 설계와 제조기술이 중요하지만 이를 정밀하게 확인하고 검사하는 기술이 보완되지 않으면 반도체 완성품 제작이 어렵다. 차세대 반도체를 확보하기 위해서는 점차 배선의 밀집도와 크기가 작아지는 반도체 검사기술도 이에 부합하는 기술개발이 필요한 상황이다.
반도체 검사에서 반도체 패드와 직접 전기적으로 연결하는 프로브 핀(probe pin), 그리고 반도체 패키지를 검사하기 위한 소켓(socket)은 점차 협피치로 작아지면서 정밀해지고 고온 및 고주파 환경에 신뢰성 특성이 요구되고 있다.
이러한 차세대 반도체 제조를 위한 검사의 핵심부품인 프로브 핀과 소켓 제작은 기존 PR(photo-register)을 이용한 도금공정으로 제작하였으나 정밀하고 고종횡비의 핀 제작에 한계가 있다.
PEC의 차별화된 Ceramic mold는 정밀한 이방성 에칭이 가능한 소재로 기존 PR의 단점을 보완하고 정밀한 핀 제작이 가능하다. 이러한 소재를 이용한 정밀 금속 부품의 제작 기술과 성능을 통해 차세대 반도체 검사에 대응 가능한 핵심부품 제조 기술을 제안하고자 한다.

박승호 연구소장은 금속공학 엔지니어이자 포인트엔지니어링의 R&D 부분의 연구소장으로 약 21년 간의 조직을 이끈 경력을 보유하고 있습니다. 포인트엔지니어링에서 Ceramic mold의 특성 및 제조에 대한 지속적인 연구로 해당 material를 활용한 MEMS 공정을 개발한 주요 연구자이며, 해당 기술을 적용한 다양한 미세 부품을 개발하고 제조 공정을 수립하였습니다. 박승호 연구소장은 인하대학교 금속공학 분야의 학사, 석사, 박사 학위를 보유하고 있습니다.

The presentation introduces Schematic AI Extractor and how it assists the reviewer in reviewing and mining the data from schematic file. A schematic file usually contains lots of interfaces such as audio, display, memory, and so on. For each interface, there are details such as vendor, part number, voltage, technology type, and so on to be extracted. The Schematic AI Extractor can reduce some of the manual labour from the reviewer. The Schematic AI Extractor provides automatic extraction along with AI to interpret the extracted data of the components. Next, the details will filter using a similarity checking character by character with a threshold value method and a master list that contains details of the components. Once everything is passed, will be exported to a custom Excel sheet used by the reviewer.

Angie See Tien Ng is an AI Principal Engineer from Intel, who is the pioneer for Cloud based Remote Debug (CBRD), and spearheaded AI Chat bot. She has been in Intel for 14 years and in the industry for 26 years. Her career includes AI, R&D electronics design, RF designer, FPGA IC characterization, Electrical Validation, Functional Safety etc. Angie is always passionate in innovation and is honoured with Distinguished Invention Award by Intel. She graduated from Campbell University with BEng in Microelectronics/Physics in 1997, obtained her Master in Engineering from Multimedia University in 2014 and completed her PHD doctorate from University Science Malaysia in 2021 in area of designing Cloud-based virtual learning & testing for industry.

Yen Ming Siaw is a Cloud Application Engineer from Intel who is leading the Intel Penang Site Developer Cloud and involved in various AI initiatives including the AI Virtual Chat Bot. He has been in Intel for 8 years and in the industry for 10 years. (Motorola, Intel). His career includes Technical Support, Design & Electrical Validation, Firmware Validation and Software Development. He graduated from University of Bradford UK with BEng in Electrical and Electronics Engineering in 2013.

해당 발표에서는 도식 AI 추출기 및 해당 기술이 어떻게 검토자가 회로도 파일의 데이터를 검토하고 마이닝하는데 도움을 주는지 소개합니다. 회로도 파일은 일반적으로 오디오, 디스플레이, 메모리 등 다양한 interface를 포함하며, 각 interface마다 공급업체, 부품 번호, 전압, 기술 유형 등 추출한 세부 정보가 존재합니다. 도식 AI 추출기는 AI와 함께 각 요소에 대한 정보를 자동으로 추출하며 추출된 구성요소에 대한 해석을 제공하여 검토자의 수작업을 줄일 수 있습니다. 다음으로, 세부 정보는 threshold value method 및 구성요소에 대한 세부 정보가 포함된 master list를 기반으로 문자 별 유사성 검사를 사용하여 필터링 됩니다. 모든 것이 통과되면, 검토자가 사용하는 사용자 정의 Excel sheet로 정보가 내보내집니다.

Angie See Tien Ng 는 Intel의 AI 수석 엔지니어로 클라우드 기반 원격 Debug(CBRD) 및 AI챗봇 개발을 주도하였습니다. Dr.Angie는 Intel 내 14년의 경력을 포함하여 해당 industry에서 총 26년의 경력을 가지고 있으며, AI, R&D electronics 및 RF 설계, FPGA IC characterization, Electrical Validation, Functional Safety 분야에서 경력을 포함합니다. Dr.Angie는 혁신에 열정적인 Engineer로 Intel에서 Distinguished Invention Award를 수상한 이력이 있습니다.
Angie는 1997년 Campbell University내 마이크로전자공학/물리학 학사 학위, 2014년 Multimedia University 내 공학 석사 학위, 2021년 University Science Malaysia에서 클라우드 기반 virtual learning & testing 설계 분야에서 박사 학위를 취득하였습니다.

Siaw Yen Ming 는 Intel의 Cloud Application 엔지니어로 Intel Penang site Developer Cloud를 주도하였으며, AI 가상 챗봇 개발을 비롯한 다양한 AI initiative에 참여하고 있습니다. Intel 내 8년의 경력을 포함하여 해당 industry에서 총 10년(Motorola, intel)을 가지고 있으며, 기술지원, 설계 및 Electrical Validation, Firmware Validation, 및 Software 개발 분야에서의 경력을 포함합니다.
Siaw는 2013년 University of Bradford UK 내 전기전자공학 분야 학사 학위를 취득하였습니다.